CLIPPEDIMAGE= JP403255657A

PAT-NO: JP403255657A

DOCUMENT-IDENTIFIER: JP 03255657 A

TITLE: HYBRID INTEGRATED CIRCUIT DEVICE

PUBN-DATE: November 14, 1991

INVENTOR-INFORMATION:

NAME

KOYANAGI, AKIO

ASSIGNEE-INFORMATION:

NAME COUNTRY NEC CORP N/A

APPL-NO: JP02054119

APPL-DATE: March 5, 1990

INT-CL (IPC): H01L025/065; H01L021/60; H01L025/07

;H01L025/18 ;H05K001/18

US-CL-CURRENT: 257/777,257/778

ABSTRACT:

PURPOSE: To enable components to be densely mounted on a board by a method wherein two IC chips are mounted on the board making their rear sides overlap each other, and one of them is connected through a flip chip bonding method and the other is connected through a wire bonding method.

CONSTITUTION: Two IC chips 3 bonded together through a non-conductive adhesive agent 5 making their rear sides overlap each other are mounted on a board 1.

The IC chips 3 are mounted on the board 1 through such a way that in one of the IC chips 3, a metallized electrode 2 provided onto the board 1 is electrically

09/25/2002, EAST Version: 1.03.0002

connected to a metallized electrode 12 formed on the chip 3 with a bump 6 through a flip chip bonding method, and in the other of the IC chips 3, the metallized electrodes 2 and 12 are electrically connected together with a gold wire; 4 through a wire bonding method.

COPYRIGHT: (C) 1991, JPO&Japio

@ 公 開 特 許 公 報 (A) 平3-255657

庁内整理番号 3 Int. Cl. 5 識別記号 ⑩公開 平成3年(1991)11月14日 H 01 L 25/065 21/60 3 1 1 S 6918-5F 25/07 25/18 6736-4E H 05 K S H 01 L 25/08 7638-5F 審査請求 未請求 請求項の数 1 (全2頁)

公発明の名称 混成集積回路装置

②特 願 平2-54119 ②出 願 平2(1990)3月5日

@発明者 小柳 昭夫 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明細書

発明の名称。

混成集積回路装置

特許請求の範囲

ICチップを実装した混成集積回路装置において、2個の前記ICチップのそれぞれの裏面を重ねて一方の前記ICチップをフリップチップ接続と、他方の前記ICチップをワイヤーボンディング接続を用い実装することを特徴とする混成集積回路装置。

発明の詳細な説明

〔産業上の利用分野〕

、本発明は混成集積回路装置に関し、特に2つの 重なっているICチップを実装した混成集積回路 装置に関する。

〔従来の技術〕

従来の混成集積回路装置は、第2図に示すよう

に、基板 1 上に 2 個の I C チップ 3 を 横に並べて 同一平面上にマウントし、 I C チップ 3 のメタライズ電極 1 2 と 基板上のメタライズ電極 2 を 金線 4 で電気的に接続して実装されていた。

(発明が解決しようとする課題)

上述した従来の2個のICチップを基板上に実 装する方法としては、第2図に示すように、IC チップ3を横に並べて同一平面上に実装されてい た。

しかしながら、ICチップ32個分のスペース が基板1上に必要になり、実装面積の低減をはか るには限界があった。

本発明の目的は、実装面積の低減により、高密 度実装が可能な混成集積回路装置を提供すること にある。

〔課題を解決するための手段〕

本発明は、ICチップを実装した混成集積回路装置において、2個の前記ICチップのそれぞれの裏面を重ねて一方の前記ICチップをフリップチップ接続と、他方の前記ICチップをワイヤー

ボンディング接続を用い実装されている。 (実施例)

次に、本発明の実施例について図面を参照して説明する。

第1図は本発明の一実施例の断面図である。


以上説明したように本発明は、一方をフリップチップ接続と他方をワイヤーボンディング接続を用いて、2個のICチップのそれぞれの裏面を重ねて基板上に実装することにより部品搭載を高密度化できる効果がある。


図面の簡単な説明

第1図は本発明の一実施例の断面図、第2図は 従来の混成集積回路装置の1例の断面図である。

1 … 基板、2, 12 … メタライズ電極、3 …I C チップ、4 … 金線、5 … 非導電性接着剤、6 … パンプ。

代理人 弁理士 内 原 晋





1 基板

2,12 メタライズ電極

3 IC 7,7°

4 金線

5 非填電性接着剂

6 NY7